泰勒第二座工厂瞄准AI内存底层电路
三星电子计划在其位于得克萨斯州泰勒市的第二座芯片工厂生产用于人工智能内存的先进组件，预计2030年启动量产。据计划，该厂将采用2纳米制程，占地约270万平方英尺，生产位于高带宽内存（HBM）堆叠下方的基底芯片。
目录
行业消息称，客户已预订该厂规划的全部产能，其中大部分由AMD预订。英伟达也被列为潜在客户。三星拒绝对工厂相关报道置评，预订情况尚未得到独立证实。各客户具体分配比例、合同金额及以晶圆计的产能均未披露。
该项目将为三星拓展不断增长的AI内存逻辑电路制造业务提供另一条路径。三星内存部门生产存储信息的芯片，晶圆代工部门则制造包含处理和控制电路的芯片。要求更高的HBM设计正让这两项业务日益紧密地结合起来。
英伟达的要求也让这一机遇变得更复杂。据报道，这家AI处理器设计商要求三星、SK海力士和美光在其定制NVHBM内存的基底芯片上采用竞争对手台积电的制程。因此，三星面临两条不同的商业路径：为英伟达生产采用台积电组件的内存，同时为AMD等客户使用自家工厂生产。
得州工厂计划让这两条路径更加清晰。即使基底芯片由其他公司制造，三星仍可作为重要内存供应商，同时争取来自选择其自有制程客户的更多制造收入。
得州工厂将生产什么
HBM将多颗内存芯片垂直堆叠，并置于高性能处理器旁。这种结构能让大量信息在短距离内传输，帮助AI处理器及时获取运算所需的数据。带宽指单位时间内能够传输的数据量，而非内存可以存储的信息总量。
裸片是包含电子电路的一块独立硅片。在HBM堆叠中，内存核心裸片负责存储数据。下方的基底芯片则提供连接和逻辑功能，帮助堆叠与处理器通信。
三星计划将泰勒生产的基底芯片与韩国生产的DRAM结合起来。DRAM是计算系统运行时临时存放信息的工作内存。因此，这条拟议中的生产链将把美国的逻辑芯片制造与韩国的内存生产连接起来。
据行业消息，三星目前量产的HBM4产品及HBM4E样品采用4纳米制程制造基底芯片。泰勒二厂将转向2纳米制程，未来产品有需要时也可能采用更先进的制程。这些制程名称代表不同代际的制造技术，旨在将日益复杂的电路集成到小型芯片中。
建设计划将持续至2030年
泰勒二厂规划占地约25万平方米，规模约为泰勒首座工厂的1.5倍。据报道，场地准备和平整工作正在进行，主体施工计划于2026年11月上旬启动。
时间表将开工建设、安装制造设备以及最终生产可销售芯片分为不同阶段。芯片工厂在厂房建成后，还需要安装大量设备并准备生产工艺。
- 2026年3月：泰勒市议会批准为第二座工厂相关许可提供工程支持。
- 2026年11月上旬：泰勒二厂计划启动主体施工。
- 2027年：泰勒首座工厂预计开始量产。
- 2029年2月：第二座工厂预计开始安装设备。
- 2030年：泰勒二厂计划开始量产。
按计划，第二座工厂投产时间比眼下的AI内存争夺战晚数年。其商业目标是布局后续几代产品，届时基底芯片预计将集成要求更高的电路。
AMD为何对扩建计划至关重要
据报道，AMD预订了泰勒二厂大部分产能。行业消息称，仅AMD的需求就可能给工厂规划产能带来压力，使其成为三星扩建计划的核心客户。
三星打算继续为AMD及其他客户采用一体化制造模式生产定制HBM。在这种模式下，三星自有业务将同时制造内存核心裸片和基底芯片，而不是从其他晶圆代工厂采购后者。
对三星而言，这种做法有望同时为内存和晶圆代工业务带来收入。对AMD来说，预订产能可确保其AI芯片业务扩张时排入生产计划。据报道，泰勒订单涵盖的具体内存设计尚未披露。
这项合作也是更广泛提升处理器数据访问能力努力的一部分。三星在2026年10月举行的AI基础设施发布会上介绍了与AMD开展的内存池化合作，以及定制HBM和其他内存技术。泰勒计划则涉及这项努力的另一环：制造未来HBM堆叠下方的硅芯片。
英伟达为何要求供应商采用台积电制程
据报道，英伟达的制造要求将台积电引入HBM生产的一个环节，而三星传统上一直在内部完成这一环节。10月18日发布的行业消息称，英伟达要求三星、SK海力士和美光为NVHBM基底芯片采用台积电3纳米制程，同时以内存核心裸片采用第六代DRAM制造技术。
英伟达希望不同供应商的内存表现更加一致。基底芯片采用统一制造制程，有助于减少产品差异，并降低英伟达处理器认证各厂商内存时所需的工程工作量。
据报道，三星经过内部评估后接受了这一要求。此举将三星与台积电此前的合作从让三星内存兼容台积电芯片封装技术，扩展至制造HBM关键组件。
10月报道所述的英伟达基底芯片要求，解释了三星拓展得州业务与采用台积电制程为何能够并行。三星可以向英伟达供应采用台积电基底芯片的内存，同时在其他领域争取自家工厂的制造订单。
NVHBM将更多控制电路移入内存
NVHBM改变了主处理器与其旁边内存之间的分工。其设计将内存控制器，也就是负责管理数据传输的电路，从图形处理器移至HBM基底芯片中。
这让英伟达能够在主处理器上为更多计算电路腾出空间。基底芯片承担的作用随之扩大，其制造技术对整个系统也变得更加重要。将更多逻辑电路集成到有限空间内，是采用先进制程的原因之一。
制造良率也会影响成本和供应。良率是指硅晶圆上生产出的芯片中符合要求的比例。行业估算显示，台积电3纳米制程的良率超过90%，而三星2纳米制程约为60%。这些估算针对的是不同制程，但有助于说明为何能够生产出较高比例合格芯片的制程具有商业吸引力。
三星也在评估使用自家制造技术生产NVHBM基底芯片，如果需求超过台积电产能，或可提供替代方案。英伟达据报道倾向采用台积电制程，这意味着其是否会在泰勒采购仍取决于未来的供应决策。随着英伟达继续销售多代处理器，传统HBM与NVHBM可能并存。
内存需求增长快于供应
瑞银预计，2027年HBM需求约为615亿吉比特，较上一年增长91%。预计出货量约为546亿吉比特，将形成69亿吉比特的缺口，相当于预测需求的约11%。
这些数字衡量的是内存容量，而非成品HBM堆叠的数量。这一对比说明，为什么处理器公司会在新工厂投产前很久就争取锁定产能。
英伟达的Vera Rubin投产，也为先进内存带来了另一项迫切需求。三星、SK海力士和美光正在竞争为该平台供应HBM4，同时开发后续产品。
泰勒二厂计划于2030年投产，晚于瑞银预测所述的短缺期。该厂将服务于未来市场，而市场需求将受到AI计算进一步增长和内存设计变化的影响。因此，三星的计划既是产能投资，也是对未来内存系统中哪些环节由其制造所作出的选择。
泰勒首座工厂为扩建奠定基础
三星泰勒首座工厂预计于2027年开始生产，比第二座工厂早三年。特斯拉被列为该厂的锚定客户，据报道双方签署了一份价值165亿美元、涵盖AI5和AI6芯片的协议。
与首座工厂相关的投资据报道已从170亿美元增至370亿美元，项目还获得《美国芯片与科学法案》提供的47.5亿美元支持。泰勒园区总面积为1,268英亩，最多可容纳10座工厂。
两座工厂将承担不同职能。首座工厂与AI处理器制造相关，第二座则将重点生产先进内存所需的逻辑组件。对客户而言，这将扩大三星在美国可制造的AI相关硅芯片种类。
韩国仍将是拟议HBM生产链的一环，因为三星计划在当地生产DRAM。得州扩建项目将把生产分布在两国，由美国制造基底芯片，再与韩国生产的内存结合。
三星寻求增强晶圆代工业务
三星表示，第三季度晶圆代工收入受益于HBM逻辑裸片销售，以及来自大型云服务运营商和其他AI客户的先进2纳米制程订单。不过，该业务仍处于亏损状态。
三星预计2026年2纳米制程订单将增长超过130%。Kiwoom证券预计，晶圆代工部门将在第四季度恢复盈利。若泰勒二厂产能全部被预订，将为三星提供更长的生产订单储备，支持其扭亏努力。
其他潜在客户仍处于较早阶段。行业观察人士认为，博通可能成为泰勒HBM基底芯片的买家。三星还通过台湾芯片设计公司Faraday，争取为一家美国云服务客户开发2纳米AI芯片的项目。目前该项目的制造订单尚未得到证实。
据报道，AMD的需求为得州计划提供了最明确的客户方向。英伟达带来的机遇则更加复杂，因为其目前的内存要求将基底芯片制造指向台积电。三星面临的挑战是，在满足各客户选定的设计和生产要求的同时，将内存需求转化为自家工厂的更多订单。
要点
- 三星计划在泰勒第二座工厂采用2纳米制程生产HBM基底芯片，目标于2030年启动量产。
- 行业消息称，该厂规划的全部产能均已被预订，其中大部分由AMD预订。三星尚未证实这一报道。
- 主体施工计划于2026年11月上旬启动，设备安装预计从2029年2月开始。
- 三星计划将得州生产的基底芯片与韩国制造的DRAM结合。
- 据报道，英伟达已要求三家主要HBM供应商为NVHBM基底芯片采用台积电3纳米制程。
- 瑞银预测，2027年HBM需求将达到615亿吉比特，预计出货量为546亿吉比特。
- 扩建将支持三星争取更多先进制造业务，同时其晶圆代工部门努力实现盈利。
