一条控制线路、五个量子比特，以及消除干扰的方法
日本理化学研究所（RIKEN）新兴物质科学中心的研究人员及其合作者，通过一条共享微波线路操控了五个硅量子比特，同时将各自操作的精度保持在约99.9%或更高。当最多三个量子比特同时运行时，每个量子比特的精度均超过99.99%。这一成果解决了长期以来令更大规模硅量子处理器难以控制的问题。
目录
这项研究于2026年10月15日发表在《自然·物理》上。研究指出，微波信号本身是干扰的主要来源。发往一个量子比特的信号会改变其他量子比特的工作条件。研究团队测量了量子比特两两之间这些非预期的变化，随后调整控制信号加以补偿。
这项成果将两个必须同时解决的问题结合起来：保持量子操作的精度，以及减少控制处理器扩展所需的线路数量。共享微波线路简化了控制架构，而校准方法则有助于在多个量子比特同时工作时保持精度。
负责监督实验的理化学研究所研究科学家、共同第一作者莱昂·卡门青德在理化学研究所于10月16日发布的英文新闻稿中介绍了这项进展。
这表明，即使多个量子比特同时运行，也能保持高保真度控制，是扩大硅基量子处理器规模的重要一步。
精度数据意味着什么
这篇发表于《自然·物理》的论文题为《自旋量子比特阵列中的高保真度单量子比特门同步操作》，报告了对称为“门”的基本操作进行的测量。量子门会改变量子比特的量子态。保真度描述操作结果与预期结果的接近程度。
五个量子比特各自的门保真度均远高于99.99%，部分接近99.999%。最多三个量子比特同时运行时，团队将保真度保持在99.99%以上。论文报告，五个量子比特同时运行时，性能达到99.9%或更高；理化学研究所将这一结果概括为约99.9%。
小数点后的位数很重要。用100%减去保真度，可以得到平均门错误率：99.9%对应0.1%，而99.99%对应0.01%。从前一个水平提升到后一个水平，错误率降低了十倍。量子纠错很大程度上取决于能否在大量操作中将此类错误控制在较低水平。
团队测量了基本的X门和Y门，它们使单个量子比特的状态绕不同轴旋转。这些操作是构建量子线路的基础。多个此类门同时运行，能让处理器的不同部分协同工作，而不是排队等待。
硅器件如何工作
五个量子比特位于由硅和硅锗构成的结构中，处在称为量子点的微小区域内。金属电极形成并控制这些受限区域。信息编码在电子自旋这一量子性质中，并可通过微波信号操控。
该器件采用富集了硅-28同位素的硅。理化学研究所的日文研究公告解释说，硅-28没有核自旋，有助于为承载信息的电子自旋提供更稳定的磁环境。
三层相互重叠的铝栅极构成了量子点阵列。一个小型钴磁体在器件内形成变化的磁场，使相邻量子比特的工作频率相差约150兆赫兹。频率差使研究人员能够单独寻址各个量子比特，尽管它们共用同一微波电极。
共享线路传输组合后的微波脉冲，分别用于控制不同的量子比特。其他功能仍由独立电极承担，包括塑造量子点以及调节量子点之间的相互作用。减少的是微波控制线路，这正是扩展此类处理器面临的难题之一。
量子比特为何不能简单地轮流运行
硅自旋量子比特在等待过程中会失去量子态中精确的相位关系。这种损失称为退相干，可能在下一步操作开始前就破坏信息。在这台器件中，平均空闲退相干时间约为10.3微秒，即1030万分之一秒。
论文报告，驱动运行期间的相干时间约为100微秒，大约是空闲退相干时间的十倍。通过使用一组控制脉冲抵消部分退相干的哈恩回波测量，得到的平均值约为60微秒。每项测量对应量子比特在不同工作条件下的表现。
如此短的时间意味着并行控制在实际应用中不可或缺。如果大型处理器让量子比特逐个运行，许多其他量子比特就会浪费宝贵时间而处于空闲状态。量子纠错也需要多个量子比特协同操作，以检测并处理错误。
但并行控制一直伴随着精度损失。《自然·物理》论文引用了此前的硅和硅锗实验：仅两个量子比特同时运行时，保真度就从99.95%降至99.5%。理化学研究所团队探究了这种性能下降的物理原因，并寻找补偿方法。
导致错误的微波效应
研究人员发现，交流斯塔克效应是并行控制期间精度下降的主要原因。即使微波场的频率不同于用于寻址某个量子比特的频率，它仍可能改变该量子比特的有效能级。
量子比特的相位描述其量子态各组成部分之间的关系。能级间距变化会改变相位随时间的演化方式。非预期的相位偏移意味着，下一次控制脉冲作用时，量子态已偏离研究人员预期的位置。
团队直接测量了标记为Q3和Q4的量子比特之间的干扰。驱动Q4会使Q3产生约0.0379弧度的相位偏移；驱动Q3则会使Q4产生约负0.0026弧度的偏移。这种不对称反映了让两个量子比特以相同速度运行所需的微波功率不同。
相位偏移大致随驱动幅度的平方增长。简单来说，在测得的关系下，幅度加倍可能会使相位偏移约增至四倍。因此，控制信号越强，就越需要仔细补偿。
两两测量减轻不断增长的校准负担
在博士研究期间开展实验的第一作者吴宜宪介绍了团队如何减少多个量子比特同时运行时所需的校准量。
我们的方法无需针对每种可能的量子比特组合分别进行完整校准，而是利用量子比特两两之间的校准，补偿非预期的相位偏移。
研究人员测量了一个量子比特运行时如何改变另一个量子比特的相位，然后将这些单独的影响相加，计算多个量子比特同时运行时所需的校正量。调整微波相位即可抵消主要的非预期偏移。团队还校准了脉冲幅度，以纠正旋转幅度过大或过小的问题。
对Q2、Q3和Q4进行的测试验证了这一方法。当Q3的两个相邻量子比特同时运行时，Q3累积的相位与分别测量两个邻近量子比特所产生的相位之和一致。五个量子比特同时运行时，两两校准的效果与完整校准相当；完整校准需要在其他四个量子比特均受驱动时测量每个量子比特。
团队于2025年7月发布的预印本指出，校准工作量随量子比特数量呈平方增长，而非指数增长。大致而言，量子比特数量翻倍，两两校准的工作量就会增加到约四倍。若测量所有可能的运行组合，工作量增长会快得多，令更大规模阵列的校准越来越困难。
平滑脉冲有助于保持精度
校准方法与经过精细塑形的微波脉冲配合使用。研究人员采用凯泽窗脉冲，其包络比传统矩形脉冲更平滑。这种脉冲形状可以抑制可能干扰相邻量子比特的非预期频率分量。
预印本报告，使用矩形脉冲时，单个基本量子门的保真度约为99.98%。换用凯泽窗脉冲后，五个量子比特的保真度均超过99.99%，部分接近99.999%。这一对比表明，控制信号的波形与频率和强度同样重要。
团队通过随机基准测试评估性能。这种方法会施加随机选取的操作序列，并测量随着序列变长，获得预期结果的概率下降得有多快。概率下降情况可以用于估算平均门保真度。
门速度也需要权衡。门运行较慢，量子比特暴露于退相干的时间就更长；门运行过快，则需要更强的微波驱动，可能引入更多噪声。研究在单个量子比特控制中采用了83纳秒的最短门持续时间，并将三量子比特实验中的同步门设为250纳秒，以降低峰值驱动幅度。
限制五个量子比特同时运行的因素
五个量子比特同时驱动需要更大的微波功率，保真度则降至接近99.9%。研究人员认为，剩余的性能损失主要源于驱动诱导退相干，即计算所需的量子相干性减弱。
相位校正针对的是可测量并抵消的可预测偏移。退相干则需要通过改进操作期间对量子态的保护来解决。因此，器件设计，包括微磁体的设计，是进一步改进的重点。
卡门青德谈到了这一剩余限制，以及团队提出的应对方向。
这是一个限制因素，但进一步改进器件设计，或许有助于缓解这一误差来源。
论文指出，实现容错所需的保真度取决于纠错协议和噪声类型。实际运行通常以超过99.9%的保真度为目标。一个可用的系统还必须将高精度量子门与可靠测量结合起来，并在规模大得多的阵列中反复进行纠错。团队尚未公布达到这一阶段的时间表。
从首篇论文到更大的研究目标
这项研究先以预印本形式发表，随后刊登于学术期刊，之后理化学研究所才公布了研究结果。主要日期如下：
- 2025年7月16日：研究人员发布首篇预印本，编号为arXiv:2507.11918v1。
- 2026年10月15日：《自然·物理》发表这项研究，DOI为10.1038/s41567-026-03466-2。
- 2026年10月16日：理化学研究所发布英文新闻稿，介绍研究发现。
参与合作的机构包括理化学研究所、国立台湾大学、苏黎世联邦理工学院和荷兰的QuTech。日本科学技术振兴机构通过“月亮射击目标6”项目JPMJMS256H为这项研究提供支持。该项目聚焦于具备容错能力的硅量子计算机相关技术。
硅与现有半导体制造工艺兼容，为实现高密度集成提供了途径。这项实验在这一制造优势之上增加了一种控制策略：多个量子比特可以共用一条微波线路，而量子比特之间非预期的相位相互作用则可通过两两测量加以校正。
日本科学技术振兴机构“月亮射击目标6”硅量子计算项目经理田中重五（Seigo Tarucha）介绍了这一长期目标。
我们的长期目标是构建一台基于硅自旋量子比特的容错量子计算机，而可靠的并行控制是实现这一目标的重要一步。
要点
- 理化学研究所及其合作者通过一条共享微波线路控制了五个硅自旋量子比特。
- 单个量子比特的门保真度超过99.99%，部分接近99.999%。
- 最多三个量子比特同时运行时，保真度仍高于99.99%；五个量子比特同时运行时，保真度约为99.9%或更高。
- 两两校准补偿了交流斯塔克效应导致的非预期相位偏移。
- 五个量子比特同时运行需要更大的微波功率，并引发退相干；改进器件是下一步技术重点。
- 这项研究于2026年10月15日发表于《自然·物理》。
