计划2030年启动，随后转向更大尺寸掩模版
台积电计划于2030年在先进芯片量产中开始采用阿斯麦的High-NA EUV光刻技术。尽管英特尔已在积累相关设备的使用经验，台积电仍选择等待制造技术更加成熟、成本更加合适。董事长兼首席执行官魏哲家表示，较晚启用不会让这家台湾芯片制造商处于竞争劣势。
目录
这一时间表分为两个阶段。台积电将先使用现有的6英寸光掩模版，其上带有要转印到硅晶圆上的电路图案。台积电与阿斯麦携手开展的行业倡议，目标是在2031年前建成采用更大尺寸12英寸掩模版的试产线，并于2033年前具备支持先进芯片生产的光刻系统。
阿斯麦与台积电在2026年9月8日发布的联合技术公告中列出了这些里程碑。两家公司表示，该倡议于前一天成立，时间早于在加利福尼亚州蒙特雷举行的SPIE BACUS会议。双方提出的目标包括提高工厂生产力、降低芯片制造成本，以及减少大尺寸电路图案曝光所面临的限制。
魏哲家在台积电第三季度投资者讨论会上重申了2030年的启用计划。他的表态表明，是否采购并使用这种强大的新设备，取决于芯片能否可靠生产，以及价格是否在客户可承受范围内。
台积电为何等待制造技术成熟
魏哲家指出，新设备投入量产需要满足三项要求：技术能力、合理成本和成熟度。他最看重成熟度，也就是说，设备及其配套制造工艺必须准备就绪，能够在大规模生产中可靠运行。
台积电预计，到2030年，High-NA EUV将更充分地满足这些条件。公司正在提升生产效率，并与阿斯麦密切合作，同时继续利用现有光刻技术开发先进制程。
据称，High-NA曝光设备每台售价约为4亿美元。面对这样的价格，商业决策考量的不只是设备能印制多小的图案。台积电还必须考虑设备能处理多少片晶圆、运行是否稳定，以及最终能生产出多少可用芯片。
对客户而言，可用芯片比成功完成一次曝光更重要。即便设备价格更高，只要能减少其他制造步骤或提高产量，仍可能具有经济效益。魏哲家的时间表基于这样的预期：到2030年，技术和经济条件将共同满足台积电的生产需求。
High-NA将如何改变芯片工厂
光刻利用光线将电路图案转印到涂有光刻胶的硅晶圆上。芯片制造商会重复这一工序和其他制造步骤，逐层构建处理器的结构。EUV是极紫外光的缩写，指用于生成极精细图案的光线。
High-NA改进了光学系统。数值孔径简称NA，用来描述系统收集光线、分辨精细细节的能力。现有EUV系统的NA为0.33；High-NA将这一数值提高至0.55。
单次曝光的标称最小分辨率可从约13纳米提高到8纳米。根据这两个数值计算，可分辨的最小尺寸缩小约38%。对于某些图案，更精细的分辨率有望以一次曝光取代两次或更多次曝光，从而减少制造步骤和生产时间，降低产生缺陷的机会。
光学系统的变化也带来一项限制：使用现有掩模版时，High-NA的曝光面积约为传统EUV曝光视场的一半。因此，大尺寸芯片图案可能需要分开曝光，再通过一种称为拼接的工艺连接起来。这使掩模版尺寸成为技术转型的重要环节，尤其是用于人工智能的大型处理器。
更大尺寸光掩模版为何重要
台积电与阿斯麦计划从目前约6×6英寸的掩模版规格，转向更大的规格，即约6×12英寸的12英寸掩模版。这里的尺寸指的是光刻设备使用的图案化掩模版。硅晶圆则是制造芯片所用的独立圆片。
两家公司预计，更大的掩模版将提高扫描机生产力、降低芯片制造成本，并消除拼接方面的限制。扫描机是将掩模版图案投射到晶圆上的光刻设备。扫描机的生产力会影响工厂使用昂贵设备所能完成的制造工作量。
阿斯麦总裁兼首席执行官克里斯托夫·富凯在联合公告中介绍了计划中的推进顺序：
我们预计，随着器件按技术路线图逐步缩小，High-NA EUV的采用将逐渐增加：先使用现有6英寸掩模版，随后进一步采用12英寸掩模版，以提高扫描机生产力，帮助行业满足市场对更小、更快、更节能芯片的需求。
这项转型所需的工作不止于扫描机本身。掩模版制造、图形写入设备、搬运设备和设计软件都必须支持更大的规格。台积电最初的2030年生产计划将采用成熟的掩模版尺寸；待配套系统准备就绪后，再转向更大尺寸规格。
直至2033年的里程碑
台积电的时间表将High-NA首次用于量产与之后引入更大尺寸掩模版分开安排。联合公告列出了三项目标，而公司的制程路线图则显示，在此之前还将推出数代芯片制程。
- 2025年：台积电N2制程于第四季度进入量产。
- 2027年：预计A14开始试产。
- 2028年：计划实现A14量产。
- 2029年：预计A13和A12采用现有EUV技术实现量产。
- 2030年：台积电计划开始在先进节点的量产中采用High-NA EUV，初期使用现有6英寸掩模版。
- 2031年：台积电与阿斯麦的倡议目标是建成12英寸光掩模版试产线。
- 2033年：该倡议的目标是让光刻系统准备就绪，以便使用更大尺寸掩模版生产先进芯片。
9月发布的公告将2031年和2033年的日期列为目标。试产线可以让企业在扩大生产之前开发并改进制造方案。要实现系统全面就绪，设备及其配套工艺必须能够协同运行。
台积电尚未披露2030年首个采用High-NA的制程节点、计划部署的设备数量，或预计节省的成本。外界猜测A10和A11可能成为候选节点，而台积电研究部门已开展A10开发。公司正式宣布采用High-NA时，并未说明首个应用节点。
英特尔和三星的推进时间更早
英特尔于2024年在俄勒冈州组装了首套商用High-NA EUV系统，随后开始将该技术用于部分生产层。英特尔和阿斯麦介绍过这项技术在英特尔18A制程以及部分以Core Ultra Series 3名义销售的Panther Lake处理器中的应用。
截至2026年9月，英特尔和阿斯麦表示，使用High-NA设备处理的晶圆已超过100万片。这一总数涵盖设备验证、测试、研究，以及部分特定产品层的生产。英特尔表示，采用High-NA制造的部分18A层，其性能达到或超过了使用现有NA为0.33的EUV技术所取得的水平。
三星也宣布计划在2028年前将High-NA EUV引入DRAM量产。DRAM是一种在计算机或其他设备运行时临时存储信息的存储器。三星预计，更精细的光刻技术将简化部分存储器制造环节，并提高效率。
因此，各家公司正在推进不同的生产计划和应用方向。英特尔正在部分逻辑芯片层积累实际运行经验，三星瞄准存储器，而台积电则计划先延续现有设备策略，再于2030年启动High-NA生产。三家公司均被列为支持更大尺寸掩模版转型的参与方。
High-NA到来前，A14需求已在增长
台积电近期的制程计划正按另一条时间线推进。魏哲家表示，相比N2，公司正在与更多客户洽谈A14，并预计A14将成为更大的制程节点。制程节点是具有各自设计规则、性能特点和生产工艺的一代制造技术。
A14计划于2028年启动生产，比台积电计划引入High-NA早两年。A13被描述为A14的改良版，预计晶体管密度将提高约6%。A12则把台积电的超强电轨（Super Power Rail）背面供电技术引入A14平台。
背面供电技术从芯片背面传输电力，为其他位置腾出空间用于信号连接。魏哲家表示，是否采用该技术取决于产品需求：部分AI加速器可能会采用，而智能手机产品则可能不会。
魏哲家还表示，台积电正准备同时提高小型手机芯片和大型AI加速器的产量。他认为制造学习曲线是合理的，并表示客户对此感到满意。对客户而言，眼下需要从适合其产品的制程与功能中作出选择；High-NA则会在之后加入这套制造工具。
先进封装与更精细电路同步发展
台积电也在开发更大的先进封装，用于连接多颗芯片和存储器组件。魏哲家表示，公司能够以较高良率量产尺寸达到掩模版五倍的产品，并正开发尺寸达到掩模版九倍、最终达到14倍的封装。
掩模版是承载电路图案的模板。在封装领域，以掩模版尺寸的倍数描述组装后封装相对于标准光刻视场的规模。封装将各个组件连接成可运行的系统，而光刻则是在芯片制造过程中生成图案。
魏哲家表示，CoWoS仍是客户首选的封装方案。台积电也在开发采用面板的CoPoS封装技术，以降低未来成本。对于AI系统而言，更大的封装十分重要，因为它能够将处理芯片和存储器紧密连接在同一组件中。
High-NA官方公告将未来设备需求与AI应用所采用的日益复杂的晶体管架构联系起来。台积电预计，随着制程不断演进，需要使用High-NA EUV的层数将会增加。因此，公司的计划将更精细的芯片制造与更大、能力更强的封装结合起来。
产能与支出取决于客户需求
台积电的产能规划既考虑设计芯片的客户，也考虑运营自有工厂的公司。魏哲家表示，公司平等对待这两类客户，并会在决定建设多少产能以提供生产支持时，考虑客户自身的制造能力。
魏哲家还表示，台积电通常禁止客户转售或拍卖其产能配额。涉及掩模版授权的特殊安排较为罕见，且涵盖的晶圆数量很少。这项政策让台积电能够更直接地决定如何利用制造产能生产客户的产品。
首席财务官黄仁昭表示，预计2026年至2028年的资本支出将显著高于此前三年，但现在披露2027年及之后的详细数据还为时过早。他说，设备、材料和劳动力成本都在上涨，而客户长期需求仍是投资的主要驱动力。
台积电还预计，在其五年规划期的后半段，海外工厂扩建将使毛利率降低3至4个百分点。这些支出压力有助于解释为何生产效率在High-NA决策中占据重要位置。一台约4亿美元的设备，必须纳入更宏大的规划之中，综合考虑工厂产出、客户需求和盈利能力。
魏哲家在联合公告中这样描述合作的意义：
我们始终相信，当整个行业携手解决复杂问题时，就能释放出任何一家企业单独行动都无法实现的可能性。
台积电承诺于2030年启动High-NA生产，之后随着行业完成下一阶段开发，借助更大尺寸掩模版进一步提高生产力。客户将通过未来芯片采用的制造工艺、可用产能和成本，感受到这些进展带来的影响。
要点
- 台积电计划于2030年在先进节点的量产中采用High-NA EUV。
- 魏哲家表示，技术成熟度和合理成本决定启用时间，并预计较晚采用不会导致竞争劣势。
- 初期生产将使用现有6英寸掩模版。
- 台积电与阿斯麦计划在2031年前建成更大尺寸掩模版试产线，并在2033年前实现配套生产系统就绪。
- 英特尔已将High-NA用于部分生产层；三星计划在2028年前将其用于DRAM生产。
- A14计划于2028年量产，早于台积电引入High-NA的时间。
- 台积电尚未公布首个采用High-NA的制程节点、设备数量或预计节省的成本。
