美光为未来十年的存储器发展选择不同路线
美光科技将继续开发现有的6F² DRAM单元结构，而不采用三星电子、SK海力士和中国长鑫存储技术（CXMT）正在推进的更小型4F²设计。美光的替代方案结合了对传统DRAM的进一步改进、晶圆键合，以及最终开发3D DRAM。
目录
在2026年10月21日举行的技术网络研讨会上，美光明确了下一项重大进展的时间：计划于2027年下半年在爱达荷州博伊西实现1-delta DRAM量产。公司目标是与当前的1-gamma代相比，将位密度提高约20%多，也就是在相同芯片面积内存储更多数据。
美光总裁兼首席技术与产品官斯科特·德博尔表示，公司认为4F²进一步缩小存在根本性的物理问题。美光在演示中称，公司研究这一架构已逾20年，认为它没有可行的缩小路径。
三星和SK海力士选择了不同路线。两家公司都在研究垂直晶体管结构，计划先让4F²设计切实可行，之后再转向3D DRAM。CXMT也在推进这项设计，将其用于服务器存储器，同时面临先进芯片制造设备获取受限的问题。
这场竞争的核心是一个实际问题：哪种方案能以更低成本提供更可靠的存储器？美光押注于延续熟悉的单元设计，同时改变芯片的制造和连接方式，认为这比转向4F²更能满足客户需求。
为何更小的单元引发更大争论
DRAM是计算机快速访问数据时使用的工作存储器。每个传统存储单元通过一个晶体管（充当开关）和一个电容器（储存电荷）来存储一位数据。
6F²和4F²表示单元占用的面积相对于一个名为F的制造尺寸。若F相同，从六个面积单位减至四个，名义上的单元占地面积将缩小三分之一。理想布局下，同一面积内可容纳的单元数量将增加50%，因为六除以四等于1.5。
美光的异议集中在电容器上。即使晶体管垂直排列以减少占用空间，其上方的电容器仍需要足够空间，才能保持稳定、留存电荷，并避免受到相邻单元干扰。德博尔表示，电容器间距，也就是电容器之间的距离，是限制DRAM位密度的根本因素。
德博尔在问答环节解释了美光的理由：
4F²缩小存在根本性问题，最终将推动3D DRAM取代4F²。
制造过程还带来更多限制。更高、更窄的结构更难稳定成型，而更细的电气连接可能电阻更高，减慢信号传输。克服这些困难后，一片晶圆上能产出多少可用存储位，才决定其商业价值。
美光计划生产什么，时间如何安排
美光表示，其1-gamma技术已进入大规模量产，并将支撑未来12个月内推出的产品。下一代1-delta将用于包括HBM5、垂直HBM，以及靠近使用设备运行的AI推理存储器等产品。
再下一代1-epsilon将把晶圆键合纳入DRAM路线图。这一工艺可将分别制造的晶圆接合起来，使工程师能更灵活地通过不同制造步骤构建存储单元及其配套电路。
美光还将高数值孔径EUV光刻和新材料列为后续技术的工具。高数值孔径EUV采用先进光学系统来印制更精细的芯片图案。路线图还包括两个阶段的3D DRAM开发，分别标记为3D1和3D2。
- 2026年10月21日：美光阐述延续6F²、开发晶圆键合和3D DRAM的决定。
- 2027年下半年：美光计划在博伊西实现1-delta DRAM量产。
- 2027年下半年：第11代NAND也计划开始逐步提升产量。
- 后续DRAM世代：1-epsilon引入晶圆键合，之后推进先进光刻、新材料和3D DRAM。
- 2027年至2030年：美光的HBM路线图将逐年推进HBM4E、HBM5、HBM5E和HBM6。
美光没有为3D DRAM的商业发布确定具体日期。德博尔表示，转型时间将取决于成本、制造复杂度和器件性能，同时他对传统平面DRAM还能继续发展数代充满信心。
三星和SK海力士推进垂直晶体管
三星的方案结合了垂直沟道晶体管、晶圆键合，以及对一种名为氧化铟镓锌（IGZO）的氧化物半导体的研究。其先进4F²研究已开展约五年。
研究人员正在探索IGZO能否降低漏电流，也就是电荷意外流失的情况。漏电很重要，因为DRAM单元必须维持电荷足够长的时间，才能让计算机可靠读取。三星的键合方案将存储单元所在晶圆与配套电路所在晶圆分开制造，再将两者接合。
SK海力士已披露一项研究，将4F²垂直栅极平台与晶圆键合结合。其策略是利用这一架构提高密度、降低功耗，同时为更长期的3D DRAM做好准备。
行业预测认为，韩国厂商的4F²产品可能于2027年至2028年前后投产，不过较为谨慎的估计认为，成熟供应商要到2028年末或更晚才会实现有意义的产量。这些预测取决于研发进度、客户认证和生产良率，也就是制造出的芯片中能够正常工作的比例。
因此，晶圆键合是竞争各方共同采用的工具。三星和SK海力士希望借此推动4F²实用化；美光则计划在保留6F²的同时使用这项技术。分歧在于单元架构和研发顺序，而非键合是否有用。
CXMT寻求绕开设备限制的路线
CXMT对4F²感兴趣还有另一个原因：其获取极紫外光刻设备受到限制。公司正在推进一种结构变革，希望在使用较旧的氟化氩光刻设备的同时提高密度。
其方案将垂直栅极结构与直径12英寸晶圆之间的混合键合结合起来。存储阵列和外围逻辑电路分别制造，再连接在一起。与这一方案相关的估算显示，存储密度有望提高30%至50%。
CXMT的目标是推出面向服务器的DDR5寄存式内存模组，即RDIMM。公司宣布计划在2026年底前推出产品，并力争在年内完成客户认证。生产良率、出货量以及大规模商业化爬坡时间表尚未公布。
这意味着，从宣布计划到大幅增加市场供应之间还有多个环节。服务器客户必须完成存储器认证，CXMT也必须以足够稳定且能支持扩大出货的成本进行生产。
高盛预测，CXMT的DRAM月度晶圆产能将从2026年底的29万片升至2028年底的51.3万片，增加22.3万片，增幅约77%。该行还估计，到2028年，CXMT或可满足中国约50%的DRAM需求和40%的HBM需求。
HBM除了制造存储单元，还需要满足其他要求，包括先进封装、堆叠芯片之间可靠的连接，以及性能足够强的基础逻辑芯片。能否获得所需设备和制造工艺，将影响CXMT在不同存储器市场扩张的速度。
垂直HBM将存储器直接置于处理器上方
美光提出的垂直HBM方案改变了AI系统中存储器的位置。传统HBM已经堆叠多颗DRAM芯片，但堆叠体通常通过中介层，也就是负责在组件间传递信号的连接平台，放置在处理器旁边。
垂直HBM将存储器直接放在处理器上方。美光计划采用混合键合，将间距极小的触点接合起来，从而在存储器和计算硬件之间构建更短、更密集的连接。
其主要目标是提高带宽，也就是每秒传输更多数据。AI处理器需要在存储器和计算电路之间反复传送大量信息。更快的连接可让处理器把更多时间用于计算，减少等待数据的时间。
散热使这一设计面临挑战。高性能处理器会产生大量热量，位于其上方的存储器必须能在这种环境中可靠运行。德博尔表示，带宽是垂直HBM的主要驱动力，而受热限制影响，存储容量提升的步伐将有所不同。
美光正在开发散热方案，包括在HBM基础芯片中较热的部位上方加装散热片。公司还在研发垂直边缘推理存储器（vEIM），初期目标是每个模组的带宽约为每秒2太字节。边缘推理是指在采集或使用数据的地点附近运行AI模型。
美光的计划涵盖几种不同的垂直结构：晶圆键合、在处理器上方堆叠存储芯片，以及最终构建3D DRAM单元结构。每种方案都针对如何在有限空间内容纳更多存储器和更快连接这一问题的不同部分。
HBM逐年升级，供应依然紧张
美光的产品路线图将HBM4排在2026年，HBM4E排在2027年，HBM5排在2028年，HBM5E排在2029年，HBM6排在2030年。该时间表展示了公司计划逐年推进的产品迭代，标准产品和定制产品将与新兴的垂直设计同步开发。
美光表示，目前的HBM4已进入大规模量产。由12颗存储芯片堆叠而成的产品容量为36吉字节，带宽超过每秒2.8太字节，每个引脚的传输速度超过每秒11吉比特。
公司称，其能效比HBM3E高出20%以上。美光还在送样一款由16颗存储芯片组成、容量为48吉字节的版本。定制产品预计将在基础芯片中加入客户特定的存储和逻辑功能，标准产品也将继续保留在产品阵容中。
美光表示，其2026年的HBM供应已全部售罄。首席执行官桑杰·梅赫罗特拉预计，2027年和2028年的供应仍将紧于需求；新加坡新增封装产能预计于2027年上半年开始贡献产出。
这些供应限制对规划AI系统的买家至关重要。更高的存储带宽可以提升系统性能，但客户还需要稳定交付、可控的功耗，以及足以满足工作负载的容量。美光正通过与客户更紧密地共同开发产品，尝试同时满足这些要求。
同一条路线图覆盖手机、服务器和存储
美光的计划不止于HBM。公司预计，LPDDR6的能效表现将比LPDDR5提高约35%，部分容量规格的提升幅度还会更大。LPDDR存储器用于移动设备，其功耗特性也使其日益受到数据中心关注。
DDR6的目标带宽约为DDR5的两倍。美光还计划推出容量为1太字节的服务器RDIMM，此前公司已送样一款容量为512吉字节的模组。更大容量的模组可让服务器在工作存储器中容纳更多信息。
在断电后仍能保留数据的NAND闪存方面，美光计划于2027年下半年启动第11代产品的量产爬坡。该设计采用晶圆键合和400层以上的堆叠。美光称，与第9代相比，其位密度将提升一倍以上，输入输出速度目标为1.5倍，同时每位数据传输能耗将降低25%以上。
中国厂商在NAND领域的竞争力也在增强。Omdia数据显示，第二季度长江存储在全球NAND市场的份额为14.2%，三星为28.1%。在中国市场，长江存储以38.7%的份额领先，高于三星的33.4%。NAND多年来一直采用垂直单元堆叠，而受单元设计影响，DRAM的转型更加困难。
可用芯片和生产成本将决定胜负
美光的选择是将工程资源转向延续6F²、改进键合并为3D结构做准备。三星、SK海力士和CXMT则致力于让更小的单元架构可靠运行。两条路线都面临制造风险。
对于4F²，挑战包括电容器间距、漏电、更窄的电气连接，以及控制垂直晶体管内部的电荷。键合则增加了严苛的对准要求。能否获得财务回报，取决于生产出的可用存储器是否足以抵消额外工序和研发成本。
无论采用哪种策略，设备供应商都将面临变化的需求。原子层沉积可在结构上沉积极薄涂层，刻蚀则用于去除材料、形成狭窄而深的结构。随着存储器结构变得更高、更复杂，这两种工艺都将愈发重要。
投资者对供应紧张和中国未来产能扩张的相互影响反应强烈。10月16日，受CXMT进展引发的担忧影响，美光股价下跌超过3%，SK海力士股价下跌超过5%。10月21日，三星和SK海力士股价随后在韩国交易中上涨约6%，显示市场预期变化之快。
客户更迫切关心的是：他们的产品能获得多少存储器。KeyBanc分析师约翰·文预测，产能转向数据中心可能导致2027年PC和智能手机用存储器供应减少20%至30%。他的价格预测包括2026年第四季度DRAM价格上涨15%至20%，NAND价格上涨约20%。
接下来几个明确节点包括：CXMT计划在2026年底前推出服务器存储器；美光新增封装产能预计于2027年初开始贡献；以及美光计划于2027年下半年推进1-delta和第11代NAND的量产爬坡。客户认证、可用芯片产量和制造成本，将显示这些竞争方案如何转化为产品。
要点
- 美光拒绝采用4F² DRAM，转而延续6F²、引入晶圆键合并开发3D DRAM。
- 1-delta DRAM计划于2027年下半年在博伊西量产，目标是将密度提高约20%多。
- 三星和SK海力士正在研究4F²垂直晶体管结构，同时推进键合和长期3D DRAM研发。
- CXMT计划在2026年底前推出4F²服务器存储器，生产规模尚未公布。
- 垂直HBM将存储器直接置于处理器上方，以提升带宽；散热管理是核心挑战。
- 美光计划持续推出新一代HBM直至2030年，并预计2027年和2028年存储器供应仍将紧张。
