AI封装规模扩大，产能愈发紧张
台积电正在扩展将AI处理器与内存连接在一起的技术，计划于2028年推出可集成20颗高带宽内存组件的封装平台，并于2029年推出可容纳24颗组件的版本。这些目标表明，人工智能硬件竞赛如今不仅取决于制造更小的晶体管，也取决于组装规模更大、结构更复杂的系统。
目录
在5月14日于新竹举行的2026年台湾科技研讨会上，台积电业务发展副总经理李培瑛宣布，尺寸达到5.5个光罩曝光视场的晶圆上芯片再到基板（CoWoS）平台将于2026年量产。他表示，该平台的制造良率超过98%。光罩曝光视场尺寸是以光刻曝光区域为基准的衡量方式，让业界能够描述这些日益大型的封装规模。
此前，董事长兼首席执行官魏哲家在4月16日的财报电话会议上警告，先进封装产能仍然非常紧张。台积电预计，2026年资本预算将接近520亿至560亿美元区间的上限，不过这笔支出也涵盖芯片制造和其他投资，不仅限于封装。
这些进展凸显出一个仅靠新建晶圆厂无法解决的瓶颈。英伟达和AMD既需要可用的处理器裸片，也需要足够产能将这些裸片与内存连接起来。裸片是包含芯片电路的独立硅片。没有合适的封装，即便是先进裸片也无法成为完整的AI加速器。
产能问题还跨越国界。据对台积电制造网络的报道，在亚利桑那州工厂制造的芯片仍会运往台湾进行封装。亚利桑那州规划中的两座封装厂有望缩短这一流程，但其完工日期尚未公布。
封装为何开始决定性能
数十年来，半导体进步的核心一直是在单颗裸片上集成更多晶体管。英特尔联合创始人戈登·摩尔曾指出，晶体管数量通常每两年左右翻一番。更小的晶体管帮助制造商提升计算性能和能效，但要维持这一进步速度，难度和成本都越来越高。
在当前AI热潮之前，AMD和英特尔就已开始采用多裸片设计，将大型处理器拆分成多个裸片。不同功能可以采用不同制程，把昂贵的先进技术留给最能从中受益的电路。较小的裸片也有助于改善生产经济性，因为出现缺陷时不必报废一整块巨大的硅片。
对于AI加速器而言，眼下的首要目标往往是提升性能，而不只是降低制造成本。强大的计算电路需要持续获得数据。高带宽内存（HBM）采用堆叠式内存裸片和大量连接，以快速传输数据。将其放在处理器附近，有助于避免计算资源因等待信息而闲置。
台积电北美封装解决方案负责人保罗·卢梭解释了CoWoS如何解决这一问题：
你不可能在计算芯片里装进足够多的内存，让它得到充分利用。因此，采用CoWoS后，我们能够以非常高效的方式把HBM内存放在计算芯片旁边。
CoWoS被称为2.5D封装，因为处理器和内存组件并排放在额外的布线结构上，而不是仅通过传统电路板连接。这个称为中介层的结构支持组件之间的高密度连接。因此，封装已成为处理器设计的一部分，而不再只是制造完成后加上的保护外壳。
英伟达和AMD需要不同的组合
台积电于2012年推出2.5D封装技术，此后不断开发新一代版本。据相关报道，英伟达Blackwell GPU采用其最新一代CoWoS-L。报道称，英伟达已预订台积电大部分领先CoWoS产能，使其他客户也开始关注能否获得这项特定技术。
从英伟达H100到Blackwell的演进说明，即便制造制程没有大幅变化，封装也很重要。H100采用台积电4纳米制程和CoWoS封装，配备SK海力士提供的HBM。Blackwell则采用N4P制程和HBM3e内存，其进步结合了芯片设计、内存和集成方面的变化，而非仅仅依靠晶体管微缩。
AMD的MI300则采用另一种方案。它使用台积电5纳米和6纳米技术，并先通过集成芯片系统（SoIC）进行垂直集成，再由CoWoS将组件与HBM连接起来。这为制造流程增加了一个先进封装环节。
评估短缺情况时，这一区别很重要。CoWoS和SoIC承担不同任务，扩大其中一种产能不会自动消除另一种技术的瓶颈。客户需要的也是合适的技术世代和封装尺寸，而不是一个不区分类型的封装产能池。
需求不仅体现在芯片订单上，也体现在实际计算设施的部署中。富士康与英伟达宣布计划投资14亿美元建设台湾超级计算集群，目标是在2026年上半年开始运营。计划部署Blackwell GB300，说明加速器供应会影响更大规模的基础设施建设进度；不过，仅凭这项公告无法确认设施是否已经启用。
快速扩产仍未消除短缺
卢梭表示，CoWoS产能的复合年增长率为80%。在5月的研讨会上，台积电运营与先进技术工程副总经理田博志预计，到2027年，CoWoS和SoIC年产能增长率都将超过80%。这些数字描述的是扩产速度，并不能证明需求已经得到充分满足。
此前的估算显示了扩产规模。CoWoS月产能在2023年估计为1.5万片，预计到2024年底将达到4.5万至5万片，相当于2023年水平的3倍至约3.3倍。相关报道还预计，到2025年底产能将达到约5万片。
SoIC月产能估计值则从2023年底的2,000片升至预计2024年底的5,000至6,000片，随后在2025年底达到1万片。这些数字属于历史预测，并非经确认的实际产量，也不应直接视为已完成的加速器出货量。
当时的报道指出，英伟达和AMD已预订2024年和2025年的CoWoS及SoIC产能。如今，产能压力仍在持续的更有力证据，是魏哲家在2026年4月表示，尽管产能有所扩张，先进封装产能仍然紧张。
台积电已将较旧的晶圆厂改作封装用途，并正在台湾建设两座新封装厂。公司在2025年年报中承诺，未来几年将在台湾多个地点继续投资先进封装设施。年报列出的研发集成技术包括CoWoS、InFO、SoIC和紧凑型通用光子引擎（COUPE）。
台湾仍是制造流程的核心
台积电的海外晶圆产能扩张尚未形成完整的先进AI芯片本地制造链。有关台积电封装网络的报道指出，在亚利桑那州制造的芯片仍需运往台湾完成这一环节。规划中的亚利桑那州封装厂将补齐缺失的能力，而不是复制当地已有的成熟服务。
TechSearch International封装研究员扬·瓦德曼表示，在亚利桑那州晶圆厂附近设置封装厂，可以免去芯片往返亚洲和美国的运输，从而缩短周转时间。台积电尚未公布这些封装设施的完工时间，因此目前无法确定相关效益何时开始显现。
晶圆厂扩建时间表则更为具体。台积电在4月财报电话会议记录中表示，台南一座新的3纳米晶圆厂将于2027年上半年开始量产。亚利桑那州第二座晶圆厂计划于2027年下半年投产，日本第二座晶圆厂则计划于2028年投产。
台积电也在将台南的5纳米设备改造为支持3纳米生产，并在N7、N5和N3制程之间灵活调配产能。这些措施能够增加晶圆产量，但成品AI硬件仍需要相应的封装和内存供应。因此，各个环节按兼容的时间表扩产，是交付可用产品的关键。
封装规模扩大，工程难题增多
下一代CoWoS平台旨在将更多计算硅片和内存连接在同一个组件中。李培瑛表示，2028年的平台将达到14个光罩曝光视场的尺寸，并集成20颗HBM组件；计划于2029年推出的版本将支持24颗。这些是研发目标，并非客户目前已经能够获得的产能。
良率是重要指标，因为它反映了有多少产品符合要求。李培瑛所述的超过98%的良率，适用于台积电5.5个光罩曝光视场尺寸的CoWoS技术。报道称，英特尔EMIB-T的良率约为90%，三星2纳米制程的良率则处于50%区间中段。这些数字不能直接用于排名：它们涉及不同技术，而且三星的数据指的是晶体管制造良率，而非封装良率。
魏哲家指出，大型封装面临机械应力、翘曲和散热方面的挑战。翘曲是指组件发生弯曲、偏离预定形状，可能导致精密连接难以维持。散热限制则涉及系统运行时能够产生和排出的热量。
台积电还在开发基板上面板级芯片封装（CoPoS）。魏哲家表示，公司已经建成一条试产线，预计几年后投产。他明确指出，在4月的电话会议时，大型CoWoS封装仍是主要供货方案。试产线可供公司在投入更大规模商业化生产前测试制造方法。
堆叠提供另一条路径，但时间表仍有差异
垂直集成进一步推进了这一思路，即将裸片层层堆叠。台积电将其技术称为SoIC，英特尔讨论的方案则是Foveros Direct。较短的连接可以让紧密关联的组件更像单颗芯片一样运行，但堆叠也会增加散热和组装难度。
有关SoIC产品时间表的报道并不一致。卢梭称，采用该技术的产品可能还要几年才会推出；但此前有关AMD MI300的报道指出，SoIC已用于其制造流程。因此，前述较笼统的说法不应被解读为SoIC首次商业应用的日期。它可能指未来的应用，但具体范围并未说明。
三星、SK海力士和美光等内存制造商，已经在自家的HBM生产中采用垂直堆叠技术。这与计算裸片堆叠并不相同，尽管两者都依赖先进组装技术和精密连接。
另一项进展是混合键合技术，它可以用紧密接合的铜焊盘取代凸起连接点。瓦德曼解释了这种方式在电气性能方面的优势：
我们可以不用凸点，而是采用焊盘对焊盘的连接，两者之间几乎没有距离，因此电源性能会更好。
这项技术旨在缩短信号传输距离，同时在狭小区域内布置更多连接点。它为改善数据传输提供了另一种途径，不必完全依赖新的晶体管制程。
英特尔、封测伙伴和设备供应商的角色扩大
英特尔提供了另一种集成方案，称为嵌入式多裸片互连桥（EMIB）。与CoWoS所述的完整中介层连接方式不同，EMIB只在组件需要通信的位置设置小型硅桥。英特尔代工服务负责人马克·加德纳表示，这一方案具有成本优势。
英特尔的封装客户包括亚马逊和思科。加德纳表示，公司自2022年起就开始为封装客户提供服务。另有报道称，英特尔计划在埃隆·马斯克提议的得克萨斯州Terafab工厂，为SpaceX、xAI和特斯拉封装定制芯片。这些计划应与已经运营的产能或已完成的交付区分开来。
与此同时，台积电在扩大内部封装业务的同时，也依靠外包半导体封装测试企业（OSAT）。魏哲家确认，产能紧张使公司需要与这些合作伙伴协作。据报道，部分封装环节已交由日月光和安靠承担；日月光预计其先进封装营收将在2026年翻倍。
设备供应商也受到同一轮投资周期的影响。应用材料首席执行官加里·迪克森在8月的一份声明中表示，预计当年封装业务收入将增长超过70%。相关报道没有注明具体年份，因此不应将这一数字当作已确认的2026年预测。
这些进展表明，台积电增加内部业务不一定会排挤专业封测公司。当需求超过产能时，晶圆代工厂、合作伙伴和设备供应商都可能从同一轮扩张中获益。
接下来值得关注的投产时间
台积电正式公布的财务业绩为这轮投资扩张提供了背景。2025年营收达到1,224.2亿美元，按美元计增长35.9%。7纳米及以下先进制程占晶圆营收的74%，高于2024年的69%，上升5个百分点。这些是公司整体和晶圆业务的数据，并非单独衡量封装营收。
年报称，2纳米技术已于2025年第四季度进入大规模量产。台积电预计N2P和A16于2026年下半年投产，证实晶体管技术研发与封装扩产仍在同步推进。目前公布的时间表包括：
- 2026年4月16日：台积电确认先进封装产能紧张，资本支出将接近520亿至560亿美元区间的上限。
- 2026年5月14日：高管宣布5.5个光罩曝光视场尺寸的CoWoS将于2026年量产，并介绍了规模更大的未来平台。
- 2026年下半年：N2P和A16计划量产。
- 2027年：台南新3纳米产能计划于上半年投产，亚利桑那州产能计划于下半年投产。
- 2028年：日本第二座晶圆厂以及支持20颗HBM组件的14个光罩曝光视场尺寸CoWoS平台计划投产。
- 2029年：计划推出支持24颗HBM组件的CoWoS版本。
目前尚未公布亚利桑那州封装厂的完工日期，CoPoS也没有确定的商业化生产日期。规模更大的CoWoS目标同样未说明哪些客户将获得产能，以及具体可供产能有多少。台积电面临的挑战是将快速扩张转化为各个必要环节的充足产出，同时确保越来越大型的组件保持可靠。
要点
- 台积电表示，尽管快速扩产，先进封装产能仍然紧张。
- 其5.5个光罩曝光视场尺寸的CoWoS平台计划于2026年量产，据报良率超过98%。
- 更大型的CoWoS平台计划于2028年支持20颗HBM组件，2029年支持24颗。
- 亚利桑那州的晶圆生产仍依赖台湾封装；美国两座规划中的封装厂尚未公布完工日期。
- 英伟达采用CoWoS，AMD MI300则将SoIC垂直集成与CoWoS结合使用。
- 台积电2026年资本支出预计接近520亿至560亿美元区间的上限，涵盖多项制造投资。
- 随着封装成为AI硬件供应的瓶颈，英特尔、日月光、安靠和设备供应商的作用日益扩大。
