突破原子级薄层电子器件的速度瓶颈
中国研究人员宣布了一项制造领域的突破，有望重塑全球半导体格局。他们开发出一种新方法，生长二维半导体材料的速度约为传统技术的1000倍。这项创新由国防科技大学和中国科学院的科学家领衔完成，解决了长期制约下一代芯片商业化的关键瓶颈。
由朱孟坚带领的研究团队与中国科学院金属研究所的任文才、徐川等人合作，于3月26日在《国家科学评论》期刊发表了研究成果。他们展示了一种改良的化学气相沉积技术，可生长大面积氮化钨硅薄膜，速度约为每分钟20微米。相比之下，此前的基准速度是生长仅0.001毫米就需要5小时，此次成果实现了大幅提速。
硅的应用空间为何日益受限
五十多年来，电子产业一直遵循摩尔定律：微芯片上的晶体管数量大约每两年翻一番，而成本不断下降。这一规律推动了从智能手机到超级计算机的各种产品发展，催生了一个以硅为基础、规模达万亿美元的产业。然而，随着晶体管尺寸逼近原子尺度，基础物理规律开始成为制约因素。
当尺寸低于约5纳米时，硅中的电子开始呈现量子力学行为，令经典计算受到影响。量子隧穿效应会使电子穿过本应阻挡它们的绝缘层，而随着元件排列得越来越紧密，散热也愈发难以管理。这些物理限制可能会阻碍现代技术进步赖以实现的持续发展。
计算能力需求仍在加速增长，主要受到人工智能系统和大型语言模型的推动，这些技术需要呈指数级增加的处理能力。行业预测显示，与2023年相比，到2030年人工智能计算需求可能增长1000倍。需求不断增长与硅的物理限制之间的差距，已促使全球开始寻找能够延续或取代传统半导体制造的替代材料。
二维材料的潜力
二维半导体是突破传统硅材料限制最有希望的途径之一。这类材料有时只有一个原子厚，其导电方式与三维晶体有着根本区别。与需要从固体硅块中刻出电流通道的块体硅不同，二维半导体本身就极薄，无需通过物理蚀刻去除材料来制造纳米级结构。
这些超薄层中的量子限域效应实际上可以改善电学性能，而非使之退化。当电子的运动受到二维空间限制时，其最低能量会升高，从而有效拓宽控制晶体管开关状态的带隙。这意味着在相同尺寸下，二维材料有望比硅实现更高的能效和更低的漏电流，因而适用于5纳米以下的制程技术。
多种二维材料已展现出优异性能。二硫化钼和二硒化钼属于过渡金属硫族化合物，具有天然带隙，可在导电和绝缘状态之间切换。这些n型材料通过电子传导电流，在实验室环境中相对容易制备。然而，制造实用的集成电路需要互补搭配的材料。
破解P型材料短缺难题
现代晶体管架构依赖两种不同类型半导体的配合：n型半导体以电子作为电荷载流子，p型半导体则依靠空穴（晶格中缺失电子的位置）传导正电荷。这种互补金属氧化物半导体架构简称CMOS，是当代所有数字逻辑电路的基础。每个与非门、或非门和非门都需要两种类型协同工作。
尽管n型二维半导体已广泛可用，高性能且稳定的p型材料却一直难以获得。朱孟坚将这一短缺称为关键瓶颈，也是半导体研究中竞争激烈的前沿领域。没有可靠的p型材料，工程师就无法构建支撑计算的基本逻辑门，无论n型材料性能多么出色都无济于事。
中国团队发现，氮化钨硅可解决这一失衡问题。这种材料天然呈现p型特性，无需外部掺杂工艺，而后者往往会引入不稳定性。研究制得的薄膜具有较高的空穴迁移率和电流密度，同时机械强度高、导热性能好。这些特性表明，该材料能够承受商业芯片制造所需的多步光刻工艺，不会开裂或从基底上剥离。
北京大学的彭海琳教授正在开展另一项相关二维晶体管研究，使用的是氧硒化铋。他解释了这种掺杂平衡为何至关重要。在同样面向后硅架构的研究中，其团队实现的速度比英特尔最新的3纳米芯片快40%，功耗则低10%。北京大学团队将这一进展形容为换道行驶，而非抄近路，意在表明这是对硅基设计的根本转变。
金与钨带来的创新
此次生产速度突破的关键创新，是重新设计了用于生长二维半导体薄膜的化学气相沉积工艺。传统CVD技术将前驱体气体通入加热的基底上，等待原子逐层结晶。这一过程历来极为缓慢，导致从毫米级实验室样品扩大到商业制造所用的300毫米晶圆在经济上难以实现。
研究团队以液态金和钨双层取代了常规固体基底。液态金表面消除了晶界，为晶体成核提供了均匀光滑的模板，使前驱体原子在表面的扩散速度远快于在传统固体基底上的扩散速度。同时，下方的钨层提供了氮化钨硅薄膜所需的一种元素，减少了对气相输送机制的依赖，而这类机制往往会限制生长速度。
这种基底改造使研究团队能够生长尺寸约为36毫米×18毫米的单层薄膜，推动二维半导体迈向晶圆级制造。所得材料具有优异的电学性能、耐久性和热管理能力，这些特性对先进芯片应用至关重要。生产速度从5小时生长约0.00004英寸，提升至每分钟约0.0008英寸，实现了引发业界关注的千倍提速。
该方法还可以精确控制掺杂特性，使工程师能够调节所得薄膜的电学性能。这种可调控性对将二维材料集成到现有CMOS架构中至关重要，也是实现商业应用的必要步骤。与现有半导体基础设施兼容，可能有助于未来的集成；不过，从目前的演示尺寸扩大到完整生产晶圆仍面临重大工程挑战。
全球竞争与战略影响
这项半导体突破出现在主要经济体之间技术竞争日趋激烈之际。根据CAS Content Collection的数据，中国机构在微电子相关期刊论文和专利方面迅速增长，其中商业导向的知识产权申请数量可观。与此同时，美国通过《芯片与科学法案》采取积极措施保持领先地位，该法案拨款527亿美元，以增强国内制造和研究能力。
地缘政治紧张局势使全球供应链更加复杂。2022年10月实施的出口管制限制了中国获取先进半导体设备和计算芯片。这些限制旨在遏制中国在人工智能和国防技术领域的发展，但也推动了旨在实现技术自主的国内科研计划。二维半导体的进展正是这类基础研究的代表，有望通过开发替代材料平台，帮助中国绕开传统设备瓶颈。
市场分析显示，全球半导体设备市场2025年规模约为1118.4亿美元，预计到2034年将达到2680.6亿美元。推动增长的因素包括向5纳米以下先进制程转型，以及对极紫外光刻和新材料的需求。亚太地区目前占据近69%的市场份额；与此同时，欧洲和北美正大力投资，以推动生产多元化，降低对集中式供应链的依赖。
行业专家指出，从实验室演示迈向商业生产需要多年努力，并要求材料科学家、工艺工程师和器件物理学家协同合作。缺陷密度必须降至足够低的水平，才能确保单颗芯片上的数十亿个晶体管可靠运行；新材料也必须证明能够兼容现有的光刻、蚀刻和金属化工艺。无论最终哪种具体材料实现大规模生产，中国团队开发的液态金属基底方法都可能影响整个行业的工程设计原则。
商业化道路上的挑战
尽管实验室结果令人鼓舞，但从目前的成果到包含二维晶体管的消费产品之间，仍有数个重大障碍。随着生产规模扩大，要在更大的晶圆面积上维持均匀性会变得愈发困难。从36毫米×18毫米的薄膜过渡到300毫米生产晶圆，不仅仅是扩大化学气相沉积腔室那么简单，还需要在大幅增加的表面积上保持原子级精度。
散热管理也是一项重要考量。与一些替代材料相比，氮化钨硅的热学性能较好，但超薄材料在散热方面本就存在截面积有限的问题。随着晶体管排列得更加密集，排出废热对于维持性能、防止精细结构遭受热损伤至关重要。二维材料的机械强度也必须足以承受制造工艺带来的物理应力，其中的蚀刻、沉积和清洗步骤都可能损坏原子级薄层。
熟练劳动力短缺进一步加剧了这些技术挑战。半导体行业协会预测，仅美国到2030年就将缺少约6.7万名熟练技术人员、工程师和科学家。全球其他制造业中心也面临类似短缺，即使新技术已在研究环境中证明可行，其落地速度仍可能因此放缓。
扩产计划还面临环境方面的重大考验。一座生产12英寸晶圆的现代化晶圆厂每天耗水约1000万加仑。2021年台湾遭遇的严重干旱凸显了半导体制造对资源限制的脆弱性。制造商正越来越多地采用循环利用技术和可持续实践，但在考虑建设新设施以容纳新材料时，芯片生产对能源和水资源的高需求仍是重要因素。
要点
- 中国研究人员开发出一种化学气相沉积技术，生长二维半导体材料的速度比以往方法快1000倍，约为每分钟20微米。
- 这项突破利用液态金和钨双层基底，制备晶圆级氮化钨硅薄膜，解决了高性能p型二维材料短缺这一关键问题，而这类材料是构建CMOS互补晶体管对所必需的。
- 硅在尺寸低于5纳米时正逼近基础物理限制，量子隧穿和散热问题可能阻碍摩尔定律推动数十年的性能持续提升。
- 二维半导体仅有几层原子厚，有望在晶体管持续微缩的同时，比传统三维硅实现更高能效。
- 这项进展是在半导体主导权全球竞争日益激烈的背景下取得的：中国持续提升科研产出，美国和欧洲则通过《芯片法案》投入数十亿美元，以保障本土供应链。
- 从实验室演示过渡到商业生产，需要克服缺陷密度、散热管理、制造均匀性，以及与现有制造基础设施集成等方面的挑战。
- 受人工智能计算、先进制程和包括二维半导体在内的新材料需求推动，半导体制造设备市场预计将从2025年的1118.4亿美元增长至2034年的2680亿美元。
